免费申请 I 升级到Allegro 17.4的10大理由
1
整合前后端走线规则管理器
业界首款单一规则管理器（ Constraint Manager ）整合前后端设计流程，无论在电路设计或布线阶段，也不需转换Constraints，使用者可在电路图中轻松取得可用於空间规划、元件摆放和交互式布线的设计规范，确保设计准确性。
2
自动化可靠度验证功能
进阶电路逻辑检测和电应力分析功能，可快速识别出一般难以找到的线路逻辑设计与零件Derating潜在问题，减少重新设计和缩短产品验证周期。
3
线上即时设计规则检查（DRCs）
在创建或更新电路图设计时动态检查并列出违反设计规则的情况。进行设计的同时，同步获取错误和警告通知，在错误发生当下立即进行修复。
4
整合零件搜寻功能
整合包含数百万个电子零件和CAD模型Ultralibrain、SamacSys零件库，可程式中轻松搜寻取得所需的Symbols、Footprints和3D模型并直接放置。
5
同步电路图与Layout设计
使用Design Sync，您可以双向同步查看电路图和Layout之间的差异和变更，接受或拒绝变更ECO。同时具有记忆同步功能，而无需保存设计。
6
PCB新增PSpice电路模拟基础功能
Allegro PCB 17.4新添加PSpice基本功能和整合的SPECCTRA 6层自动布线器。
7
内建版本管控功能
新版System Capture和PCB Editor带有嵌入式版本管控功能，可自动纪录、快速存取回查所有电路图和Layout版本资料。
8
PCB设计同步分析
在设计中同步进行阻抗、参合、串扰、反射、回流路径、IRDrop等检查分析，在最短时间内完成复杂、高密度的高速电路板设计。
9
实时互动性3D设计
全新的3D图形引擎，可提高性能。碰撞检测功能有助于查找和修正3D CAD系统中的任何问题。在2D中完成的任何移动或放置都会反映在3D中，反之亦然。减少电子件与机构件的干涉，确保设计一次成功！
10
设计同步DFM检查
超过200多项设计同步DFM检查功能，含括制造设计（DFF）、组装设计（DFA）、和设计测试（DFT），确保可制造性，在布局过程中发现制造错误立即修正，减少返工次数快速完成设计。